行业动态|
|
|
|
|
4项技术中比较惹人注目的是其中“特别针对GAAFET晶体管结构的ECAD软件”。BIS发布新闻稿中明确提到，ECAD是用于设计、分析、优化和验证集成电路或印刷电路板性能的软件工具；而GAAFET技术则是未来半导体尖端制造工艺向3nm及更先进节点迈进的基础。这里的ECAD基本可以窄化为我们常说的EDA工具。 但部分公众号和国内媒体单纯将这一事件解读为“断供EDA”，甚至将范围指向全部EDA工具是片面、错误的。规定全文参见：Implementation of Certain 2021 Wassenaar Arrangement Decisions on Four Section 1758 Technologies 主要针对GAAFET晶体管的EDA工具做出出口限制，对中国和更多国家地区会有什么样的影响呢？EDA作为即将于8月16日、17日举办的IIC 2022（国际集成电路展览会暨研讨会）的重要议题，受到普罗大众的关注。 由Aspencore主办的IIC 2022（国际集成电路展览会暨研讨会）将在8月16日于南京国际博览中心2号馆举办。为期2天的IIC除吸引大量国内外半导体与集成电路相关企业参与展会，同期还将举办2022中国IC领袖峰会、2022国际“碳中和”电子产业发展高峰论坛、MCU技术与应用论坛、高效电源管理及宽禁带半导体技术应用论坛、EDA/IP与IC设计论坛，以及2022中国IC设计成就奖颁奖典礼。点击这里报名参会。 GAAFET代表了半导体的未来 我们在此前的文章中多番解读过预计明年就会大规模上市的3nm工艺——其中三星（Samsung Foundry）将在3nm这代工艺节点上采用GAAFET结构的晶体管。 晶体管结构随着半导体制造工艺的进步，也经过了多次迭代。20nm工艺以前，平面结构的Planar FET晶体管占据半导体制造技术的主流。但节点发展到20nm工艺之际，因为晶体管越来越小，短沟道效应开始凸显，也就无法进行有效的静电控制。
所以FinFET结构晶体管出现了，“Fin”（鳍）伸了出来，如上图所示。这种结构有效增大了沟道接触面积。只要把Fin做得更高，就能达成更宽的有效宽度来提升输出电流。
三星准备在很快要大规模量产的3nm工艺上采用GAAFET结构晶体管；而台积电和Intel对于这种结构的采用会推迟到2nm——这两家都认为FinFET在3nm节点上仍有性能挖掘的潜力。从台积电的计划表来看，2nm GAAFET晶体管的大规模量产大约是在2025年末。所以GAAFET可说是尖端制造工艺的未来。
哪些芯片会受到影响 对于芯片设计企业而言，如果要用上GAAFET晶体管，自然也就需要对应的EDA工具来协助芯片设计——毕竟晶体管都那么小了，总不至于每个晶体管、布局布线都手动完成吧。而EDA技术的核心暂时掌握在美国的几个主要企业（Synopsys、Cadence、西门子EDA）手里。 台积电、三星之类的foundry厂自然也会第一时间与美国的三大家EDA企业联手，面向芯片设计客户推EDA工具。过去一年我们就听到了不少类似的新闻。 那么美国商务部BIS宣布对这一类EDA工具做出口限制，自然对于其他国家需要用到GAAFET晶体管来实施芯片方案的芯片设计企业，造成了很大的影响。那么近未来究竟哪些芯片会率先应用GAAFET结构的晶体管呢？ |
| 上一篇：安世半导体收购NWF或被英国政府阻止 | 下一篇：快速增长的IC设计行业 |
